根据报道，台积电目前正加速迈向 2nm，位于新竹宝山的台积电工厂预计于 2024 年第 2 季度开始安装设备，预计 2025 年第 4 季度量产，初期月产量约 3 万片晶圆。高雄工厂目前也正在积极“备战”，预估将会在 N2 工艺登场 1 年后，采用背面供电技术，量产 N2P（2nm 加强版）工艺。
台积电此前曾透露信息，在 N2 工艺上扩展背面电源轨（backside power rail）解决方案，减少红外衰减和改善信号，性能可以提高 10％ 至 12％，并让逻辑面积减少 10％ 至 15％。计划 2025 年下半年向客户交付背面电源轨样品，并与 2026 年量产。
根据DigiTimes最新报道，目前三星也在全力推进2纳米制程技术，在半导体领域对台积电发起挑战。三星的半导体代工部门正在紧锣密鼓地推进2纳米生产计划，他们正在整合自身的优势资源，以加速2纳米技术的研发。有一些业内人士甚至猜测，三星有可能跳过3纳米制程，直接迈向2纳米的制造工艺。
三星半导体和设备解决方案（DS）部门的负责人Kye Hyun Kyung曾公开表示，他们计划在未来五年内超越台积电以及其他业内巨头。
在今年6月的一份报告中，三星官方公布了最新的技术路线图，并计划在2025年推出2纳米级别的SF2工艺，而在2027年推出1．4纳米级别的SF1．4工艺。与此同时，公司还公布了SF2工艺的一些特性。
SF2工艺是在今年早些时候推出的第三代3纳米级（SF3）工艺的基础上进行了进一步的优化。相较于SF3工艺，SF2工艺在相同的频率和复杂度下能够提高25％的功耗效率，提高12％的性能，同时在相同的功耗和复杂度下减少了5％的芯片面积。
为了增加SF2工艺的竞争力，三星还计划为该工艺提供一系列先进的IP组合，其中包括LPDDR5x、HBM3P、PCIe Gen6和112G SerDes等技术。这些举措显示出三星在追求半导体技术的领先地位方面的坚定决心。