IT之家 2 月 26 据中国科学院微电子研究所报道，刘明院士团队设计了一个基于非易失的团队 / 在易失存储集成片上学习存算集成宏芯片，并在 14nm FinFET 该过程验证了具有多值存储能力的工艺 5 晶体管逻辑闪存单元，与同类型设备相比，编程电压(-25%)和编程时间(-66%)有效降低，相关研究成果已经存在 ISSCC 2024 发表在国际会议上。
在此基础上，团队进一步提出了逻辑闪存单元 SRAM 集成的新阵列不仅可以利用非易失性和易失性存储单元的特点来满足电影学习过程中的中长期和短期信息的存储，还可以通过有效地处理矩阵-向量乘和矩阵元素乘的关键算子。
此外，团队还提出了一种低硬件成本差异模数转换电路，与存储阵列深度集成，采用采样电容重用节省面积，通过多元素稀疏感知节省功耗。
根据介绍，该芯片可以有效地支持基于前馈过程动态更新短期信息的突触可塑性神经网络，从而实现动态片上学习。
IT之家注意到，基于存算的集成宏芯片 14nm FinFET 工艺流片，可以实现小样本学习等电影的学习任务，官方标称 8bit 矩阵-矩阵-向量计算能效 22.64TOP / W。
广告声明：文本中包含的外部跳转链接（包括不限于超链接、二维码、密码等形式）用于传递更多信息，节省选择时间。结果仅供参考。IT之家的所有文章都包括本声明。