根据台湾媒体的最新消息，台积电1nm工艺将落户嘉义科学园。台积电已向有关行政管理局提出100公顷土地需求，其中40公顷将先建立先进的封装厂，后续60公顷将作为1nm土地建设。对于这一谣言，台积电表示，选择工厂位置有许多考虑因素。台积电以台湾为主要基地，不排除任何可能性，并继续与管理局合作评估合适的半导体工厂用地。据业内人士估计，台积电1nm的投资可能超过万亿新台币。 1nm的技术难度极高，可能已经是极限了 许多人将1nm定义为芯片制造过程的极限，主要原因是1nm确实接近晶体管制造的物理极限，这将导致许多技术问题。目前，FinFET是先进工艺的主要工艺结构 (鳍式场效应晶体管) ，又称3D晶体管。FinFet利用Gate对Fin的包围来增加等效W值，可以更有效地控制沟区，进而更好地控制电流流量，减少漏电流，有效地抑制短沟效应，提高设备的性能和能效。FinFET结构由衬底上的硅薄(垂直)翅片组成，围绕通道提供了良好的通道三面控制。 FinFET是从22nm芯片到5nm的首选结构。然而，在3nm过程中，静态电流泄漏问题变得越来越严重——在3nm过程中，Finfet对电流的控制能力急剧下降，泄漏电流也在上升。台积电计划在2nm工艺中开始使用第三代工艺结构——GAA-FET三星已经开始在3nm工艺中使用这种结构(环绕式栅极场效晶体管)。GAA-FET被四面环绕 Channel，对Chanel的实现 加强控制，进一步减少短沟效应的影响。   图源：根据三星半导体的介绍，GAA结构有线型（Wire）和片型（Sheet）两种形态。Nanowire GAA 多层Wire必须堆叠以加宽总通道的宽度，这使得过程更加复杂。为了解决这个问题，三星半导体没有选择线型（Wire），相反，采用宽度较宽的片型（Sheet）GAA的形式，即MBCFET。   图片来源：根据台湾媒体的报道，三星半导体也正式实现了GAA技术2nm制程。从工艺进度来看，1nm不是在2nm之后立即迎来的，而是在1.4之后nm，现在的名字可能是14A，然后是1nm。台积电此前透露，该公司已于2022年开始组建1.4nm团队，因此现在启动1nm研发也就不足为奇了。GAAA预计将在1nm量产中使用三星和台积电-FET，然而，这可能是GAA-FET的进一步进化版。IEDM会议上提到，其中一个进化结构是Forksheet结构。 英特尔认为，堆叠式CFET场效应管架构也是GAA-FET的改进结果，属于堆叠式GAA-FET，将n型和p型MOS元件堆叠在一起。 然而，即使有结构改进，1nm仍需面临许多挑战，如更突出的量子隧穿现象。这一现象表明，当芯片制造工艺达到1nm时，电子会发生量子隧穿，这将限制晶体管的性能。量子隧穿实际上是一种无法控制的漏电，导致无法控制的发热。 为了控制漏电，材料创新和结构创新一样重要。为了实现1nm工艺，行业很早就开始开发新材料来应对新的挑战。目前，工业界已经证明，非硅材料的使用可以实现1nm工艺。IMEC在2019年提出，2D材料可以实现1nm以下的工艺节点。当时使用的材料是二硫化钼(MOS2) 。 二硫化钼的一个重要特点是它能以稳定的形式生长，厚度只有一个原子，在这个尺度上具有原子精度。台积电也在探索2D材料。台积电与麻省理工学院、南洋理工大学联合发表论文，描述单层材料如何受到金属导电间隙的影响。本文指出，通过使用金属铋和一些半导体单层过渡金属二硫化物，包括二硫化钼（MOS2）在内的较小晶体管可以实现、二硫化钨(WS2)和二硒化钨(WSe2)。许多业内人士认为，1nm大规模生产面临着许多问题，这很可能是芯片制造过程的极限。 1nm芯片非常昂贵，光刻机超过4亿美元 除了技术和材料的挑战外，晶圆OEM还需要承担成本和客户风险，因为1nm过程真的太贵了。一些分析报告指出，现有的光刻机无法满足制造1nm芯片的需求。全球领先的光刻机企业ASML预计将在2025年，即2nm批量生产后更新一代基于High的光刻机 NA技术将NA指标从0.33提高到0.55，进一步提高了光刻分辨率。 下一代光刻机将主要用于1.4nm工艺的大规模生产，价格非常昂贵，将达到4亿美元，是现有光刻机价格的2.8倍。然而，这可能不是极限。ASML表示，0.55NA数值孔径的EUV光刻机应该能够支持至少1.4纳米芯片的制造，但对于1纳米芯片，目前还没有明确的解决方案。 所以，我们也可以理解，如果需要重新设计1nm的光刻机，价格可能会更高。然而，这台1.5亿美元的光刻机和工艺成本让台积电有点难以忍受。从2022年第四季度到2023年第二季度，回望台积电的毛利率从62.2%下降到54.1%。这样，只有苹果才能负担得起。 据悉，台积电3nm工艺每片晶圆的价格约为2万美元，5nm时为1.6万美元。台湾媒体指出，苹果作为唯一的3nm用户，具有较强的议价能力，将3nm成本降低到很低的水平，导致台积电毛利率压力。另一方面，高通本可以借助3nm进一步缩小与苹果A系列的性能差距，但由于价格过高，最终选择了三星的技术。 3nm就是这样，很难想象下面要经过2nm、1.4nm之后才能达到1nm，那么1nm的成本会达到什么程度呢？虽然1nm可能面临无人能负担得起的情况，但工业界仍然趋之若鹜地批量生产1nm。更不用说已经开始军备竞赛的台积电和三星了，英特尔对量产1nm充满信心。就像台积电一样，英特尔甚至比台积电早。英特尔还有自己的芯片包装路线，有1万亿晶体管。在这条路线下，它还包括1nm制造工艺。根据之前的报道，日本芯片制造商Rapidus和东京大学联合法国半导体研究机构Leti也在共同开发1nm芯片。 此外，IBM和IMEC也致力于量产1nm。当然，也有人质疑1nm的合理性。与现有的5nm芯片相比，1nm芯片的性能可能会提高20%到30%，而功耗可能会降低25%到40%。能源效率提高不到50%，但需要支付数倍甚至数十倍的费用，终端市场可能很难接受这样的芯片。 然而，同意的人认为，1nm可能会通过材料创新开启芯片制造的新模式，我们不能用今天的愿景来定义未来的技术创新，就像我们从微米时代进入纳米时代，40nm进入28nm，1nm技术的高成本和复杂性也可能导致半导体行业的进一步集中，但也会出现更新的高性能操作应用来使用1nm过程。 摩尔定律是一种经济定律，虽然已经放缓，但还远未消亡。根据台积电和其他制造商的计划，预计2026年将大规模生产1.4nm技术，然后1nm将于2028年正式批量生产。然而，从目前的情况来看，延迟是一个高概率的事件。1nm已经突破了硅材料的极限。因此，除了更先进的光刻机和其他设备外，材料创新也是一个关键点。在这一过程中，行业可能会探索一条新的过程迭代路径，并继续向下推进先进的过程水平。从目前的节点来看，1nm太贵是完全没有必要的，而且还为时过早。