为满足控制系统对高速处理、高精度运算的需求，提出一种基于现场可编程门阵列（ＦＰＧＡ）的高速浮点控制算法的设计架构。利用 Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ 工具设计浮点控制算法并生成其 ＩＰ 核；ＶＨＤＬ 编写模／数（Ａ／ Ｄ）、数／模（Ｄ／ Ａ）转换芯片的驱动逻辑；而后顶层中按照时序逻辑关系连接各模块；最终在 ＦＰＧＡ 中实现硬件控制。将算法设计架构应用在快速反射镜的闭环控制中，实验结果表明：单精度浮点格式的 ＰＩＤ 算法执行时间为 ２ ～３ 个采样周期，整个控制算法最快执行仅需 １０ 个时钟周期，闭环控制周期为６． ５５ μｓ。实验验证了提出的算法设计架构具有可行性；该架构设计的控制器具有高速的处理性能和高精度的控制效果。