伴随着人工智能应用的迅速发展，人工智能计算系统对高效互联技术的需求呈爆炸式增长趋势。为了满足这一挑战，行业正在大力开发更大容量、更高速率、更集成的硅基光互连芯片解决方案，直接将硅光接收芯片集成到计算芯片附近或同一包装中，大大降低了信号传输的延迟和功耗，显著提高了计算系统的整体性能。但下一代单通道超过200G(200G) per lane）在速度、功耗、集成度等方面，硅光方案面临着巨大的挑战。
近日，国家信息光电子创新中心（NOEIC）与鹏城实验室光电集成联合团队完成了2TB/s硅光互连芯粒（chiplet）我国首次验证了3D硅基光电芯粒结构的开发和功能验证，实现了最高单片8×单向互连带宽256Gb//单向互连带宽s。
在2021年1.6T硅光互连芯片的基础上，团队进一步突破了光电协同设计模拟方法，开发了200多G硅光配套单路 driver和TIA芯片， 并征服了硅基光电三维堆叠包装技术，形成了基于硅光芯片的三维芯片集成方案。
2Tb/s 硅基3D集成光发射颗粒
2Tb/s 硅基3D集成光接收芯粒
硅光互连芯粒的侧向显微镜结构
该方案充分利用了硅光与CMOS包装工艺的兼容性。与传统的wirebond方案相比，3D芯片可以解决电芯片与光芯片之间高密度、高带宽电连接的困难，显著减少光电芯片连接过程中射频信号的严重衰减。经过系统传输测试，下一代光模块标准的8条通道为224GB/s TDECQ在PAM4光信号速率下均在2db以内。通过进一步的链路平衡，最高可支持率达到8×256Gb/s，单片单向互连带宽高达2Tb////s。
8×224Gb/s硅基光发射芯粒输出
该工作充分展示了三维集成硅芯的优越互连性和联合团队领先的独立研发水平。该结果将广泛应用于下一代计算系统和数据中心所需的CPO、NPO、LPO、在LRO等各种光模块产品中，为国内信息光电子技术的领先突破探索了可行的道路。